카카오 계정과 연동하여 게시글에 달린
댓글 알람, 소식등을 빠르게 받아보세요

가장 핫한 댓글은?

본문이 수정되지 않는 박제글입니다.

회로설계 대학원 석사 과정 1년차 고민 있습니다. 도와 주세요.

2023.07.27

1

1003

안녕하세요. 현재 회로설계 대학원 석사 1년차 된 학생입니다.
저는 24년 8월에 졸업할 예정 이제 1년이 남았네요. 현재 DB out을 마치고 교수님께서 저에게 아무런 터치를 안 하셔 개인연구, 공부 그리고 휴식??을 하며 지내고 있습니다.( 김박사넷도 석사 입학하고 처음 들어와서 글을 쓰네요. ㅋㅋㅋ)
현재 진행 되고 있는 프로젝트의 DB Out이 내년 8월 정도가 돼서 이 프로젝트에 참여해서 회로에 아이디어를 넣고 DB out을 해도 제가 졸업한 후에 칩을 측정하고 논문을 쓸 수 있다고 교수님께서 말씀을 하셨고 이 프로젝트 또한 메인은 제 후배 두 명이 메인입니다. (교수님께서 메인으로 참여하는 후배에게 "xx학생은 참여할 의지가 있으면 도와줘도 된다." 이렇게 말씀 하셨다고 했습니다.)
저의 고민은 이 프로젝트에 참여를 해야 될지 말지 고민이 됩니다. 만약 이 프로젝트를 참여하지 않는다면 내년 8월까지 개인 연구 및 취준을 할 것? 같습니다. 프로젝트를 하면서 배우는 것이 많겠지만 프로젝트를 병행 하면서 따로 개인 연구를 해서 개인 연구에서 아이디어를 얻어 칩을 찍을텐데 그럼 저는 프로젝트 tape out, 저의 개인 tape out 둘 다 진행하게 되는 것인데 보통 이러한 가요???
제가 연구실 1기라서 물어볼 선배도 없고 타대 선배들께 여쭤 보면은 1년 동안 개인 연구를 하는 것은 좀 별로 라고 하십니다.(물론 저의 계획은 내년 1월까지 졸업 논문을 완성 시키고 남은 기간은 취준을 할 생각입니다.)

곧 교수님께 상담 요청하기전에 여러분들의 생각이 궁금합니다.!

카카오 계정과 연동하여 게시글에 달린
댓글 알람, 소식등을 빠르게 받아보세요

댓글 1개

2023.07.27

프로젝트말고 컨퍼런스나 저널은 안쓰세요?

디지털인지 아날로그인지는 모르겠지만 디지털이면 굳이 ASIC으로 안만들고 FPGA로 Verilog이용해서 논문쓰면되지않을까요

댓글쓰기

게시판 목록으로 돌아가기