spk 학부 재학중이고, 진학할 랩실을 슬슬 결정해야하는 시기입니다. 일단 저의 목표는 석박사 통합과정을 마치고 삼성전자 DS의 메모리 회로 설계팀으로 입사하는 것입니다. (하지만 통합과정에 실패하더라도 박사까지는 취득할 것 같습니다.) 그 전에 세 랩실 중 어디를 선택할 지 고민이 되어 조언을 구하고자 합니다.
후보 1. 신생랩/소형(8명)/Alumni 없음/메모리 회로 설계에 최적화 후보 2. 주임교수님 랩/대형(30명)/Alumni 짱짱함/후보 1번 랩실보다는 덜 fit 하지만 그래도 메회설 진입에 지장 없는 수준 후보 3. 연구 분야가 메회설과는 거리가 살짝 있음/중형 랩(후보 1번, 2번 사이 정도)/그러나 석박사 통합 (3년) 성공확률 매우 높음
1. 삼전 메모리 회로 설계 팀에서 어느정도 경험과 커리어를 쌓고, 빅테크로 이직하는 것을 목표로 하고 있는데, 이것이 어느 정도 현실성이 있는 이야긴지 알고 싶습니다. 2. 후보 1, 2, 3중 어디를 추천하시는지 알고 싶습니다. 3. 군대(육군)를 2025년이 끝나고 다녀와서 학부를 마무리 하고 대학원에 진학하거나, 박사 학위 취득 후 본교에서 포닥 신분으로 2.5년 근무하는 트랙이 있는데 둘 중 어떤 것이 나을 지 알고 싶습니다. 4. 아직 학부생이고 연참 한 번 안 해봤습니다. 그래서 소자/회로 중 어떤 것으로도 선택이 가능한데, 소자를 선택하면 3년만에 석박사를 안정적으로 마칠 수 있습니다. 회로의 경우 소자에 비래 커리어, 이직 안정성, 승진 속도의 메리트가 있다고 들었는데, 안정적인 조기졸업 보다 그 메리트가 더 큰 지, 알고 싶습니다. (이건 저의 선택의 문제이긴 한 것 같습니다.)
카카오 계정과 연동하여 게시글에 달린 댓글 알람, 소식등을 빠르게 받아보세요
댓글 3개
2025.05.25
회로 박사 3년 웃고 갑니다~
2025.05.26
내용과 연구실 상황을 보니 제가 있는 P네요. 윗분은 3년 웃고 간다고 했는데 실제로 이런 트랙이 생겼습니다. 다만 졸업 요건이 낮아진거지, 교수님이 졸업 시켜주는 것과는 별개에요.
조기졸업은 논문실적이 정말 좋지 않은 이상 교수님이 시켜줄 확률이 매우 낮아보입니다. 삼전->빅테크 이직은 웬만하면 힘듭니다. 차라리 박사졸 때 빅테크를 처음부터 지원하는 게 조금이나마 가능성이 더 높아요.
후보 1,2,3 중에는 그냥 본인이 제일 논문을 많이 쓸 수 있을 것 같은 곳 골라 가세요.
군대 갔다오거나 전문연 하세요~ 포닥 2.5년 묶여있는 트랙이 뭔지는 모르겠지만 포닥 2.5년을 한국에서 하시게요? 경력상 엄청난 손해입니다
2025.05.25
2025.05.26
대댓글 1개