댓글을 잘 달진 않지만, '제가 아이 인생을 망친 걸까요...' 라는 내용 때문에 지나칠 수가 없네요.
서강대나 한양대나 인생 살면서 큰 차이가 없습니다. 더 큰 차이는 학생 개개인이 만들어나가는 것이기 때문입니다. 한양대 나와서 백수로 살수도 있고, 서강대 졸업하고 MIT 유학갈수도 있죠. 다 본인이 하기 나름입니다.
그런데, '본인이 하기 나름'에 대한 모든 가능성을 꺾어버리는 것이 바로 지금 부모님이 하고 있는 치맛바람입니다. 1. 컴퓨터쪽 전문가도 아니신것 같고 2. 취업분야 전문가도 아니신 것 같으며 3. 심지어 학생때 공부를 잘하신것 같지도 않군요. 즉, 길라잡이로서의 역량을 아무것도 갖추지 못했으면서 티끌같은 디테일에 집착하고 계신다면, 자녀의 성장에 가장 중요한 '본인이 스스로 해내는 능력'을 처참하게 짓밟는 결과밖에 남지 않습니다. 자녀분 죽을때까지 평생 케어하면서 사실건가요? 설사 그런 능력이 된다 하더라도, 그 방법은 가장 사랑하는 자식이 가장 덜 사람답게 사는 결과가 될 가능성이 농후합니다.
부모가 해야 할 역할은 사람으로서 최소한 갖춰야 할 도리를 할 수 있도록 가이던스만 주고, 나머지는 자녀가 스스로 할 수 있는 환경을 만들어주는 것입니다. 쉽게 말하면 To do list를 적는게 아니라 Not to do list(열심히 노력하지 않고 결과만 좋기를 바라는 태도 등)만 어른의 관점에서 교육하는 것입니다.
이런얘기 해도 바뀌시지 않을 가능성이 99%라는걸 알고 있지만, 1%의 가능성 때문에 남깁니다. 솔직히 말하면 학부모님은 전혀 걱정 안되고, 저 환경에서 자라고 있을 자녀분이 매우 걱정됩니다.
학부연구생 때 들었던 의문이 지금 와서야 이해가 되려 하는데 제 추론이 맞는지 검증 확인 부탁드립니다. oxide TFT 제작 시 channel 물질 에칭이 덜 되었다는 상황 하에, transfer curve 측정 시, 게이트 전압을 점점 올리는 상황에서 drain 전류 limit이 뚫려 측정 장비가 측정을 강제로 중단시키는 문제가 있었습니다.
tft는 staggard bottom gate 구조였고 제가 생각하기로는 채널 에칭이 덜 되어서 ㅁ 모양이 아닌 /ㅡ\모양이 되는데, 게이트 전압을 증가시키면 전하의 축적이 점점 증가합니다, 하지만 channel 가장자리 부분 두께가 너무 얇기 때문에 축적 전하의 debye lengh가 channel 두께보다 길어짐에 따라 drain 전류가 예상보다 많이 흘러서 위의 문제가 발생한다고 생각해 보았는데 혹시 맞는 추론일까요?
카카오 계정과 연동하여 게시글에 달린 댓글 알람, 소식등을 빠르게 받아보세요
댓글 5개
2023.08.29
인가전압이 어느정도였는지도 중요할 것이고, 트랜지스터의 디테일한 구조도 알아야 하고, 적어놓은 내용만 가지고는 단정할 수 없음
2023.08.30
채널 dimension, 게이트 패터닝여부. 전류상한값은 임의로 정해서 두면 되는건데 너무높으면 Vds를 줄이거나 W/L사이즈비율을 바꿔가면서 찍어보셔야죠. 게이트 효과는 채널/dielectric 계면에서 발생되니 두께자체가 영향을 크게 미치지는 않습니다. Oxide라면 두께가 아주 작아지면 Vth에 영향을 줄 지언정 전류값이나 모빌리티가 크게 개선될 이유는 없구요... 짐작하기로는 dielectric failure로 Igs(leakage current) 폭발하면서 그게 Ids 피드백 됫던게 아닌가 싶습니다
2023.08.29
2023.08.30
대댓글 3개