시스템반도체 설계 랩실 들어가는게 맞을까요?

안녕하세요 지금 4학년 1학기 재학중이며, 조기졸업예정학생입니다.
건동홍 전전과 전체학점 4.02 (이번학기 끝나면 4.07), 전공학점 4.26 입니다. (1학년 평점이 3.15라 전체학점이 많이 낮습니다. 재수강 불가능) (오픽 AL, 자격증 MOS 포함)

Verilog HDL 설계에 관심이 있어서 3학년 초부터 아래와 관련된 프로젝트들을 했었습니다.
1. 코멘토에서 하는 직무부트캠프 2개 (시스템반도체 관련) (총 4달)
2. AI 연산 모듈 Verilog 설계 후 Zynq에 올려 ARM Cortex와 FPGA간의 연산 속도 비교 (개인 프로젝트)
3. 온라인 Verilog HDL 강의 수료 (2개)

그리고 이번에 삼성 LSI 회로설계 서류 탈락했습니다.

Q1) 대기업에서 학사출신이면 석사에 비해 회로설계 업무를 잘 안시킨다라고 들었는데, 중견(회로설계)을 노려서 2~3년동안 성과내고 대기업으로 이직을 노려볼지, (아직 중견서류결과가 안나왔습니다.)
아니면 석사로 제가 하고자 하는 연구(저는 시스템 반도체 연구라면 모두 좋을 것 같습니다.)를 마치고, 취업 준비를 하는게 좋을까요?

Q2) 석사를 노린다면, 위의 스펙은 낮은편이죠? (전체학점 상위 20%중간대입니다.) 대학원 진학에 대해 안알아봤는데 눈을 어디까지 낮춰야 하나요? (+더 필요한게 어떤 게 있을까요?)