본 연구실은 고성능 집적회로 설계를 위한 연구실입니다.
Wireline Communication 에 필요한 회로들을 설계하고 연구합니다.
다양한 용도의 회로 설계를 경험해볼 수 있으며, 회로 설계를 할 때에 필요한 방법론/자동화에 대해서 연구하고 발전시켜 나갈 수 있습니다.
학부 연구생 또는 석사 과정 학생은 짧은 시간 동안 마무리 할 수 있는 과제를 PI 가 직접 정해주고 과정별로 성과를 낼 수 있도록 지도할 것입니다.
박사 과정 학생은 본인이 원하는 졸업 주제를 직접 선정할 수 있으며, PI 와의 충분한 대화를 통해 의미 있는 결과를 얻을 수 있을 것입니다.
신생 연구실이기 때문에, PI 와 학생과의 적극적인 토론 및 지도가 가능하며, 많은 지식과 경험을 얻어가실 수 있을 것으로 확신합니다.
반대로 신생 연구실이기 때문에, 연구실 내부의 DB (Database) 가 부족한 단점은 있지만, PI 가 최대한 짧은 시간 내에 DB 를 쌓는데 노력을 기울일 것이고, 부족한 DB 는 전자공학부 내에 동료 교수님 연구실, 그리고 타 대학 연구실과의 협력을 통해서 상쇄가 가능합니다.
요약하자면, 신생 연구실의 장점인 다양한 경험을 즐기는 학생들에게 새로운 기회가 될 수가 있으며, 새로운 주제나 일에 대해서 거부감이 없는 학생들에게는 매우 좋은 기회가 될 것입니다.

신생 연구실이라 현재 졸업생은 없습니다.
PI 가 예상하는 졸업생의 진로는 다음과 같습니다.
국내 대기업, 국내 스타트업 (Fabless IC chip 설계), 본연구실 박사과정 진학, 타대학 연구실 박사과정 진학 (국내외) 등 다양한 기회가 있을 것입니다.
본인이 하고자 하는 미래에 대해서 PI 가 함께 고민할 것이며, 최선의 선택을 할 수 있도록 도와줄 것입니다.

CV (Curriculum Vitae), 성적표, 자기소개서 등 자유형식으로 PI 에게 이메일을 보내주시기 바랍니다.

별도의 자격 조건은 없습니다.
본 연구실에서 본인이 달성하고자 하는 목적이 확실하다면 지원해주시기 바랍니다.
자세한 사항은 PI 와의 면담을 통해서 알아가실 수 있습니다.

- 등록금 / 추가 연구비
- 다양한 장학금 지원 (eece.hanyang.ac.kr 참고)
- 연구실 내 논문 인센티브 제공 (IEEE JSSC/ISSCC/VLSI, etc)
- 해외 학회 참가 (ISSCC, VLSI) / 대기업 및 해외기업 인턴 장려 / 해외 학교와의 Visiting Scholar 기회 제공 (박사과정)
- 유연한 근무시간